如需要完整文档点击下方 "点击下载文档" 按钮

作为深度学习的代表算法之一,卷积神经网络因为拥有良好的特征提取能力而被广泛应用于计算机视觉、自然语言处理等领域。 然而,因为卷积神经网络拥有庞大的计算量,主流的硬件平台往往不能满足模型的各种需求。 例如,CPU受限于自身架构无法提供高效的算力;GPU 因功耗太高而无法满足移动设备需求;ASIC 开发周期较长,成本较高,难以实现设计的复用。 现场可编程逻辑门阵列是一种半定制电路,拥有计算力强、功耗低等特点,其并行化的结构特点正适用于卷积神经网络模型的搭建。 针对 MINST 数据集,该文提出了一种卷积神经网络模型的设计思路及优化方法, 并利用VIVADO HLS 工具在 FPGA 平台上完成卷积神经网络模型的部署,探讨了卷积层 IP 核的通用性设计。 经实验验证,卷积层的时钟周期经优化后大大缩短,卷积层的设计可通过参数调整实现复用。 部署于 FPGA 的卷积神经网络模型性能良好,能通过参数传输的方式实现针对不同数据的通用。

如需要完整文档点击下方 "点击下载文档" 按钮

《基于 FPGA 的高效卷积神经网络设计》

将 完整文档 下载到本地，方便收藏和查阅

文件号：059703

点击下载文档